SEMICONDUCTOR DEVICE

Publication number: JP7202147 (A) 1995-08-04

Publication date:

Inventor(s): KOMIYAMA KATSUMI; HOSHI JUNICHI +

Applicant(s): CANON KK +

Classification:

H011 21/8238: H01L 27/092: H01L 27/12: H01L 29/78: H01L 29/786; H01L 21/70; - international:

H01L27/085; H01L27/12; H01L29/66; (IPC1-7); H01L21/8238; H01L27/092;


H01L27/12: H01L29/786

- European:

Application number: JP19930349131 19931228 Priority number(s): JP19930349131 19931228

Abstract of JP 7202147 (A)

PURPOSE:To obtain a flexible semiconductor device which is thinner than a prescribed value and high enough in strength by a method wherein an amorphous insulating layer is laminated on the upside and underside of a semiconductor integrated circuit where an active device provided with a single crystal Si thin film as an active layer is built in. CONSTITUTION: An N-MOS Tr 15 and re P-MOS Tr 16 are isolated from each other by a LOCOS layer 3, and moreover an Al wiring 22 is provided for forming a C-MOS inverter 19. An interlayer insulating layer 20 interposed between the Al wiring 22 and a gate wiring is formed of BPSG as thick as 4000Angstrom, and a last passivation layer 30 is formed of PSG as thick as 10000Angstrom . A wiring lead-out section 31 is provided by removing a part of the passivation layer 30, and a P-MOS Tr 17 is formed to serve as an output buffer. The thickness of this semiconductor device is represented by a formula, insulating layer 2 (8000Angstrom) + LOCOS layer 3 (10000Angstrom) + interlayer insulating film 20 (6000Angstrom) + passivation layer 30 (6000Angstrom) = 36000Angstrom .



Data supplied from the espacenet database - Worldwide

(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-202147 (43)公開日 平成7年(1995)8月4日

(51) Int.Cl.6		識別記号	厅内整理番号	FI						技情表7	内面的
H01L	27/12 21/8238 27/092	Z									
			9170-4M	Н	01L	27/ 08		3 2 1	l B		
			9056-4M			29/ 78		31	l X		
			審查請求	未請求	請求	質の数2	FD	(全 7	頁)	最終頁	2続く
(21)出願番号	手	特顯平5-349131		(71)	出願人	000001	007				
						キヤノ	ン株式	会社			
(22)出顧日		平成5年(1993)12			東京都	大田区	下丸子?	3 丁目:	30番2号		
				(72)	発明者	小宫山	克美				
						東京都	大田区	下丸子	3丁目	30番2号	キヤ
						ノン株	式会社	内			
				(72)	発明者	星淳	-				
						.,	大田区 式会社		3丁目:	30番2号	キヤ
				(74)	代理人	弁理士	豊田	善雄	(4)	1名)	


(54) 【発明の名称】 半導体装置

(57)【要約】

【目的】 薬型でフレキシブルな半導体装置を構成す る。

【構成】 単結晶 S i からなる半導体層 10、11を中 心に上下にアモルファス絶縁層2、20、30を有し、 装置の層厚が100 µm以下である半導体装置。

【効果】 Si基板を有する半導体装置に比較して破断 曲率半径が小さく、曲げに強く破損しにくい。



【特許請求の範囲】

【請求項1】 単結晶Si薄膜を活性層として用いたア クティブ素子を作り込んだ半導体集積回路の上下にアモ ルファス絶線層を積層してなる半導体装置であって、装 窓の層厚が100μm以下であることを特徴とする半導 体性際

【請求項2】 上下層の絶縁層の上下に更に有機薄膜を 積層したことを特徴とする請求項1記載の半導体装置。 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は超薄型の半導体装置に関 し、特に曲げに強い薄型でフレキシブルな半導体装置に 関する。

[0002]

【従来の技術】半導体分野において、いわゆる単結晶 S i 基板の上にエピタキシャル成長させた単結晶 S i 薄膜 にリン、ホウ素などの不純物を注入することにより、さ まざまな半導体を形成していることは周知のことであ

【0003】単結晶のSi 菩鰈は、アモルファスSiや 多結晶Siに比べ、素子物性に優れた半導体使動楽子が 形成できるため、その製造方法が種々開発されている。 【0004】

【発明が解決しようとする課題】上記した単結晶5 [薄膜を用いた単導体整置においては、出空基板が結晶を : 基板であるため、その結晶性を軟件値の方位に沿って 割れ易く、基板を薄くすると著しく塊度が低下する。そ のため炭焼的に得られる造板の厚みは約1mm程度と厚いものになってしまう。

【0005】さらに、上記単結晶Si薄膜を用いて得られた半導体装置においては以下のような強度の低下問題があった。

【0006】 ①1枚のSiウエハ上で複数の半導体チップが同時に作製されるが、各チップを切り離す工程(ダイシング)により、分割されたチップは分割界面に欠陥を生じ、その結果理論上の強度の1/100以下の強度に低下する。

【0007】②チップ厚が大きいために曲げに対して割れ易い。

【0008】 ②素子を作り込んだことで基板の表裏での 応力構造が異なり、基板の裏面に結晶欠陥が発生し易く 割れ易い。

【0009】 厚い半導体装置は、放熱性が悪く、高密度 化ができない、実装方法が制約されるなど、現状の高精 細化において問題となっている。

【0010】例えば、薄壁の半導体装置を利用している 例としてICカードがあるが、このICカードにおいて も、上記半導体装置の製造上の理由から、現状は厚みが Imm程度で固いものであるが、薄さがの、6mm以下 で且つ破損を防止する上でアレキシブルであることが望

まれている。

【0011】本発明はこのような問題点に鑑み、十分な 強度を有し、超薄型でフレキシブルな半導体装置の提供 を目的とするものである。

[0012]

【課題を解決するための手段及び作用】本発明者等は、 SOI(Silicon on Insulator) を研究している際に、超薄型のSOI構造が、単結晶S i基板よりもフレキシブルで割れにくいことを発見し、 本発明を薄成した。

【0013】即ち本発明は、単結晶Si薄膜を活性層として用いたアクティブ等子を作り込んだ半導体集積回路の上下にアモルファス純線層を積層してなる半導体装置であって、装蔵の層厚が100μm以下であることを特徴とする半準体装置である。

10014]装膜の層厚は薄ければ曲げに対して有効で あり、曲率半径を小さくできることは後途の表1に示す 通りである。例えばSiO,/SiNといった薄膜構造 体で且つ1μ限度の解み、10m和程度の報を含する 物体の引張戦断強度は約100℃の表である。後述さる実施 例1に示すような3~4μm程度の層厚の半導体装置は 300~400gの強度を持つことになり、注意深く作 製すれば、最近可能な独度を有している。

【0015】しかしながらこれらを一般的な市場におい 使用していくためには、更に強度的な肉土、経験的に は1kg程度の強度を有し、且の後述するように半導体 デバイスへのイオン的影響を防ぐ必要があり、これらを 考慮すると有機保護制を含めて100μm厚以下と設定 することが要ましい。

【0016】半導体或いは無機材料(SiO₃、Si N、SiON、BPSG、PSG)のみで100μm程 吸の再々を形成することは、それら材料の成態重を考えた場合にははなはだ非経済的であると同時に順原を大きく下あると内部応力等の問題から逆に際にクラック等とし、強度低下の原因となる。使物にこれら成まりが成まれる無機機可は経常的に最大2μm程度と考えられるため、今回機能の性機と対して最大4μm程度、下限が前起したようにSiの熱機化プロセスで経済的限界が約2μmとすれば半導体層及びそのLOCOS

【0017】従って、前記した強度計算で約600g程度の強度が得られる。一方曲げ限界は曲率半径で1~ 1、5mm程度と大きくなる。

【0018】いかなる市場においても疑心して使用できるようにするためには、前記した経典側にのっとれば、 軟断強度に11度以上が望ました。 さったが望ましい。有機保護機を使用することが望ましい。有機保護機を使用することが望ましい。有機保護機等はその成原法にもよる が、一般的にスピンコート、ディップコート等の落列強 本を考えた場合には50条~25~m 程度まで整備自由 度が考えられる。更に厚塗りを繰り返すことで膜厚自由 度は拡大する。

【0019】そこで25μm程度の腕胛を上下各層に付加すれば、無機膜上下層各6μm、半導体層2μm、有機保護層上下層各50μmで約60μm程度の構造体が形成できる。更に安全のため上下各有機保護層の重ね塗りをすることで100μm以下で強弱な膜半端体を形成することでも00μm以下で強弱な膜半端体を形成することができる。

【0020】25μm×2=50μm程度の有機保護層 は現在一般に広く用いられているフレキシブル関路の厚 みと同等であり、強度、屈曲性から考えて十分な市場展 開が期待できる。

【0021】本発明に係る薄膜のSOI構造を用いた半 導体装置においては強度的に以下のような利点を有して いる。

【0022】 (1) 装置の表裏がガラス状 (アモルファス) 構造であり、結晶性に基づく欠陥がない。

【0023】(2) チップが薄いために、チップの分割 にダイシングの代わりに湿式、或いは乾式のエッチング 手法が撥択でき、切断界面に欠陥が生じにくい。 【0024】(3)素子を作り込む単結晶Si層が層の中央部に存在するため、曲げに対して応力の小さい部位に位置する。

【0025】Siは材料協有の強度(理論強度)においては億化ているものの、半導体業度と構成した場合には、材料、構造、製造プロセスに設定する欠陥により理論強度の1/100以下の強度しか示さず、SiO、SiN、BPSG、PSGからなる原の発度、よりも男くなるのである。この開係を全1に示す。

【0026】表1はSiO₂、SiN、SiON、BP SG、PSGの名題のヤング率E、ボアソン比ν、最大 破断応力σ、それぞれの聴厚を t とした時の破断曲率半 後、宝籐端摩を示した。

【0027】ここで破断曲率半径Rは、薄膜を折り曲げた際に眠表面で最大主応力が発生すると仮定した。理論 は、 $R=tE/[2\times\sigma\times(1-\nu2)]$ で計算した。

【0028】 【表1】

形成されている。

膜材料	Е	ν	σ	R (µm) t=1µm 理論值 実験値	R (μm) t=5μm 细胞質 実験質	R (µm) t=50 µm 理論性 実験性	R (µm) t=500µm 環論组 実験组	
SiO,	7.23E11	0.17	1.37E9	271	1355 6000	13550 15000	135500 250000	
Si	1.58E12	0.18	0.18611	6.92	34.6 12000	346 25000	3460 150000	
SiN	1.51E12	0.17	6.28E9	124 	620 8000	6200 -	62000	

【0029】表1に示した通り、各膜厚と曲率半径Rとの関係においては以下の様な特徴が示される。

【0030】①各材料とも、膜厚 t が小さくなると破断 曲率半径Rが理論値、実験値とも小さくなる。

【0031】②各材料とも、破断曲率半径Rの実験値の 方が理論値よりも大きく、特にSiにおいてはその違い が顕著である。

【0032】従って本発明の半導体装置は、実質的にフレキシブルなアモルファス腹を利用し腹厚を薄くすることにより、0.3~1.5mm程度の曲率で曲げることが可能であり、従来のSi半導体装置では考えられなかった応用分野が考えられる。

[0033]

【寒旅例】

[実施例1] 図1に本発明第1の実施例の斯面図を示す。図1において、2は膜厚8000AのS1O₂からなる絶縁層、15はN-MOSTr何域で10はN-MOSTrのチャネル(膜厚4000A)、4及び5はN-MOSTrのゲース及びドレイン、8はSiO₂から

【0034】このように形成された半導体装置の膜厚 は、絶縁層2 (8000Å) +LOCOS層 (1000 0Å) +帰間絶縁層20 (6000Å) +A1配線22 (6000Å) +パッシベーション層30 (6000 Å) = 36000Åであった。

【0035】本半導体装置の配線引き出し部31に電極 を当てて電気特性を調べたところ、良好な特性が確認さ れた。

【0036】本半導体装置において、半導体層(チャネル10、11)を挟んで上層の絶縁層は層間絶縁層20 及びバッシベーション層30で12000Å、下層の絶 後層は絶線層2の8000Åで上下の厚さの比は3/2 である。

【0037】本実施例の曲げ破断曲率は0.6mmであ り、新たな応用に対して十分な柔軟性を有している。

【0038】その電気特性の曲げに対する変化を図5~ 図8に示す。図5は本実施例とほぼ同一特性を示す従来 の半導体装頭(チップ厚3.6μm)、図7が未実施例 の半導体装頭(チップ厚3.6μm)の平行な (曲げな し) 状態でのV。/1。特性である。これらの半導体装 盤をバルジメーター(曲章を変化させる装置)によって 一時に変化させて再び同一特性を図ったところ、従来の 上半導体装置のV。/1。特性は図8に示すように図7とほとんど変わらなかった。高、本選定は曲率 500mmで同常制を比較した。高、本選定は曲率 500mmで同常制を比較した。

【0039】このように、本実施例においては機械的に は0.6mmという曲率曲げに対する十分な強度を有す るため小曲率まで曲げられること、またその特性変化に 関しても従来の半導体装置にはない外形変化に対する特 性安定性を有することがわかった。

【0040】本実施例に係る、SOIウエハにP一T r、NーTrを作成する方法、素子分種方法、層間能線 層の形成方法、AI記線形成方法は公知の半導体形成プ ロセスを用いることができる。

【0041】図2に本実施例の半導体装置の製造工程例 を示す

[0042] 図2において(a) は出寒差板である。本 発明において該出発基板に5:基板1、絶縁層(SiO か) 2、及び維結品5:0 エピタキシャル層 4 1 より構成されたものを用いる。このような構成を有する基板 は、SIMOX法、基板貼り合わせ法、及び木田師人が 先に頻素した多刊度5:1 上に単結晶 5: をエピタキシャル成長をせる方法により得られる。特に、上記木田剛人 が提案した方法では、Siの品質、発酵郷の種類及びその厚みを自由に選択できる点において低れている。

【0043】(a) の基板に、通常の半導体プロセスを 用いて、Tr25、26、27、19 (半導体層42) 及びパッシベーション層30、配線引き出し部31 (絶 線層43) を作り込んだ(b)。

【0044】次に(c)に示す様に、Si基板1を検査してウエルを神悪化する。特開駅5-273591号公 解に開示されているように、Siのエッチング社をしては、乾式、建式といったさまざまな方法がある。本実施例では、SiO。/Si間のエッチングレートの違いを利用し、比較的低温でエッチング速度の速いTMAHを用いてエッチングを行なった。 【0045】具体的には、(b) で示したウエハ表面に アピエンシワックス44を塗布乾燥させ、これをTMA 用80℃溶液中に投入して14時間後にエッチングを完 了した(d)。この後ェッチングレジスト44をアセト ン溶液などで剥離し、薄型ウエハ(o)を得た。

【0046】上記方法においては、ウエハ全面をエッチングしたが、1チップ毎に分割してから裏面のSi基板 1をエッチングしても良い。

【0047】このようにして得られたSiウエハ、Si チップの電気特性を図ったところ、Si基板1のある場合と変わりのない良好な特性が得られた。

【0048】 【実施例2】 図3に本処明第2の実施例を 示す。本実施例は前距末出版人が提案した方法で形成し た単結晶 Si 膜を用いたもので、実施例1との途いは、 出発蒸収 (a) において途絶形が Si O。 勝ち 1 (厚さ 4000人) 及び Si N層 52 (厚さ4000人) の2 扇構造となっていることである。このように 2 層構造と することで単結晶 Si 層の界面準位を促減させることが できる。

【〇049】 半導体陽 42、総縁層 43の形成は実施例 1と同じであるが(b)、Si基板1のエッチン/解除 工程においては、SiN層5 2がKO HO 機体値ブルカ リ溶液にも、またHF+HNO。のような強酸にもエッ チングストップ履として備る。そのため、エッチング連 仮の速水 KO HE MIT・ ZEMPIN エクサービエッチングを終すする ことができる。但し、KO Hをエッチング溶液として用 いる場合には、表面側にもアビエゾンフックスではなく エッチングストン関係と必要になる。未実施例ではなく エッチングストン関係と要求となる。未実施例ではなく シペーション間であるFSG 機上に裏面に形成したもの と同じらiN膜53を2層となるように2000人の厚 み下形像した(c)。

【0050】また、本実施例では絶縁層としてプラズマ SiN層を用いたが、SiONなどでも効果は同様であ る。また更に、本実施例においても実施例1同様、ウエ ハでエッチングしても、チップでエッチングしてもいず れでも良い。

【0051】本実施例において上下絶豫層の際原甲比让上層が14000人、下層8000人で7/4である。但 し下層のSiO』層は基板状態で14000人~200 00人程度までなら実用上全く問題なく形成できる。

【0052】 [実施例3] 図4に本発明第3の実施例の 製造工程を示す。本実施例では出発基板にSIMOX基 板を用いている(a)。SIMOX基板で比その製造プ ロセス上の創約から絶縁層2のSiO,は単層膜であ る。また、談SiO,層の厚みも比較的薄いものが実用 的である。

【0053】実施例1同様に、単結品Si層61に通常 の半導体プロセスにより素子を作り込んだ後、PSGか らなるパッシベーション層を設けた(b)。

【0054】次にエッチングマスクとしてフッ素樹脂6

2を5μmコーティングした後に、実施例1と同様にT MAHによって、裏面の5i基板1をエッチング除去した。上記ファ東橋脂としては、真空蒸落、溶射、液状樹脂の強布乾燥等の形成方法が考えられるが、木実施例では地硝子株共会社製サイトップを強布破操してファ素樹の上に有機健脂からなるエッチングマスクを形成した場合には、ビンボールができないため、裏面の5iエッチングの歩留を上げることができる。また、本実施例で用いたファ素料解に耐湿性が高く、機械的機度もあるため、エッチング後も剥さずに第2パッシベーション機として使用できる。このような膜としてはファ素樹脂の他にシリコーン樹帯やゴムが使用できる。

【0055】また、未実施例に用いたSIMOXウエハは前記したように、製造プロセス上の前的からSIO、 総総暦の原本が3000人和度しかないため、単結晶SI層に作り込まれたMOSーTrの動作が不安定になったり、関値電圧が遅いしたりすることがある。これは絶縁層の原本が薄いために、該絶縁層に付着した汚染物やイオンがMOSーTrの動作に影響するためである。これを防ぐために本実施例では、SI基板1をエッチング除去して薄出出した絶縁層2数面にフン素樹脂62′を塗布形成して汚染物やイオンがMOSーTrの動作に影響することである。

100561 薄膜半導体装置の上下を同一材料で且つその厚みの差が大きくならない様に精成することにより、 原のカール、半端体等つの特性変化を図ることができる。 半導体のp−n 接合が応力によってさまざまな特性 変化を思こすことは、各種半導体センサーにその特性が 逆に応用されていることからも自明である。後つで10 特性をロジカルに、或いは増幅、比較等に用いる用途で は、曲がりなどによる応力を均一化することが重要である。

【0057】本発明の半導体装置はその厚みが薄く、積極的に曲げで使用するため、上下の絶縁層の厚みの差を一定の範囲内に限定することによて、p−n接合部に生ずる応力を小さくすることが重要なポイントになっている。

【0058】また、上記実施例3に示した様に、更に外側を有機材料からなる関係を積層することにより、機械 的強度の維持、外部環境変化の影響からの保護を図ることができる。この場合も上記有機薄膜の厚さをなるべく そろえることが重要である。

[0059]

【発明の効果】本発明の半導体装置は、その厚みが従来 の薄型半導体装置に比べて極めて薄く且つフレキシブル である。そのため、従来にない薄型のICカードなど、 装置の薄型化が実現する他、高い放熱性、配線自由度を 生かし、従来不可能であった高精細な装置或いは新しい 分野への応用が実現する。

【図面の簡単な説明】

【図1】本発明第1の実施例の半導体装置の断面図であ ス

【図2】本発明第1の実施例の半導体装置の製造工程を 示す図である。

【図3】本発明第2の実施例の半導体装置の製造工程を 示す図である。

【図4】本発明第3の実施例の半導体装置の製造工程を 示す図である。

不す凶でめる。
【図5】従来の半導体装置の電気特性を示す図である。

【図6】本発明第1の実施例の半導体装置の電気特性を 示す図である。

【図7】従来の半導体装置の曲げ状態での電気特性を示す図である。

【図8】本発明第1の実施例の半導体装置の曲げ状態で の電気特性を示す図である。

【符号の説明】


- 1 S i 基板
- 2 絶縁層
- 3 LOCOS層
- 4 N-MOSTrのソース
- 5 N-MOSTrのドレイン
- 6 P-MOSTrのソース
- 7 P-MOSTrのドレイン8 ゲート酸化糖
- ケート設化
 ゲート常振
- 10 N-MOSTrのチャネル
- 11 P-MOSTrのチャネル
- 15 N-MOSTr
- 16 P-MOSTr
- 17 P-MOSTr 19 C-MOSインパータ
- 20 層間絶縁層
- 22 A1配線
- 30 パッシベーション層
- 31 配線引き出し部41 単結晶Siエピタキシャル層
- 42 半導体層
- 4.3 絶縁層
- 44 アピエゾンワックス層
- 51 SiO, 層
- 52 SiN層
- 6 1 単結晶Si層
- 62、62' フッ素樹脂層

(e)

P73 P71 V73

__43

-42



フロントページの続き

(51) Int. Cl. ⁶ H O 1 L 29/786

識別記号 庁内整理番号 FI

技術表示箇所